קיוביטי מחיקה במסילה כפולה בסרגל המפה: מחיקה במסילה כפולה

הארכיטקטורה בדוח (§8.3)

8.3.3 מחיקה במסילה כפולה — קיוביטי מחיקה במסילה כפולה (dualrail)

הרעיון. עירור יחיד המשותף לשני אופנים, אופני מהוד או טרנסמונים, הוא קידוד מסילה כפולה (מחיקה) (enc_dualrail): המצבים הלוגיים |10⟩ ו-|01⟩; אובדן בכל אחת מהמסילות מוביל ל-|00⟩, מחוץ למרחב הקוד. בדיקת מחיקה באמצע המעגל רואה את היציאה הזו בלי לקרוא את המצב הלוגי: השגיאה השלטת מגיעה כשמיקומה ידוע, ותיקונה זול יותר מתיקון שגיאת פאולי לא ידועה. המחיר: שני אופנים לכל קיוביט ובדיקה בכל מחזור. ההימור: להיכשל לעיתים קרובות יותר, אך באופן גלוי; כאשר 98% מהשגיאות מומרות, סף קוד המשטח עולה מ-0.94% ל-4.15% [S][8].

מה היא צריכה. השרשרת קשיחה: הקידוד דורש את הבדיקה, והקודים מותאמי-המחיקה דורשים את הסימונים שלה; בלי הבדיקה הקיוביט רק מאבד יותר, ובלי מפענח המשתמש בסימונים, הבישורים מתבזבזים. המס של הבדיקה: 384 ns בטרנסמונים, שגיאה שיורית של 6.0(2)×10⁻⁴ לעומת מחיקה של 2.54(1)×10⁻² לבדיקה [D][85], בתוך סבב המוגבל בשערים, של 2.8 µs לפחות [S] (§7.4). שש שכבות (2–4, 7–9) מחזיקות טכנולוגיה אחת כל אחת; טכנולוגיית השער דורשת את האופנים ובנוסף קיוביט עזר טרנסמוני. חלופות: הולכת אותות אנכית וריבוב DAC-שטף על השבב מחליפים את הקווים מטמפרטורת החדר, ליתוגרפיה מחליפה עיבוד שבבי תלת-ממדי, ומסילות טרנסמוניות חומקות מההתנגשות של המהודים עם סריג צפוף.

היכן היא עומדת. תשע מכונות, ארבעה התקנים (טבלה 8.3): Aqumen Seeker, שמונה קיוביטי מהוד במסילה כפולה (Quantum Circuits Inc., כיום D-Wave, 2024) [C][14], [86]; OQC GENESIS, 16 אתרים, בהפעלה מספטמבר 2025, ומפת הדרכים של OQC נוקבת בשמות TITAN (2,000 אתרים, 2028), ATHENA (75,000) ו-ATLAS (1,000,000) [R][874]; SUSTech four-dual-rail-qubit processor (Nature Physics, 2026) [D][406] ו-SUSTech biased-erasure cavity qubit; AWS dual-rail transmon erasure line, רכיב; D-Wave gate-model dual-rail system, 17 קיוביטים הצפויים ב-2026 [R][94]. שער ה-CZ במהוד של Yale/Quantum Circuits: ~500 ns, מחיקה של 0.53% לשער, שגיאת פאולי בבחירה בדיעבד מתחת ל-0.1%, וכ-80% מהשגיאה שלו מסומנים [D][84]. ה-1.0×10⁻³ של Seeker הוא ערך בבחירה בדיעבד ללא מחיקה מבושרת (0.53% לשער), ולכן טבלה 8.3 אינה מציגה שגיאת שער דו-קיוביטי בלתי מותנית לארכיטקטורה [C][86]. GENESIS אינו מפרסם שער שזירה — בתא השער שלו רשום undisclosed, לא none — ולכן טבלה 8.3 אינה מונה אותו כבעל שערים; ההתקן בעל השערים הגדול ביותר בטבלה הוא SUSTech four-dual-rail-qubit processor, 8 קיוביטים, שה-CNOT הלוגי שלו (נאמנות תהליך של 98.1% בשיעור מחיקות של 13%) נבחר בדיעבד [D][406]. אף מכונה לא הריצה קוד עם פענוח מחיקות.

חריגים והשאלות. תא אחד מחוץ למשבצות, ואין ארכיטקטורה המתאימה טוב יותר: SUSTech four-dual-rail-qubit processor שוזר את מסילות הטרנסמון שלו דרך מצמדים ברי-כוונון (g_tc) — שער שהמשבצת של הארכיטקטורה אינה מחזיקה, שכן היא מצפה לשערים בוזוניים בתיווך קיוביט עזר [D][406]. שתי מכונות נוספות יושבות בה באופן רופף. החלופה של GENESIS לנושא הקיוביט היא פער אטלס, ∅G-dimon: טרנסמון רב-אופני יחיד בתדר קבוע, שלושה איים ושני צמתים, שני אופנים דמויי-טרנסמון [C][250], מעבר לטכנולוגיית הטרנסמון (שכבה 1 צרה מדי); השער שלו לא פורסם (פער נתונים), ובתא הקוד שלו רשום none: גילוי שגיאות בבחירה בדיעבד. הקיוביט של SUSTech אינו במסילה כפולה: הוא מקודד במצב הוואקום ובמצב פוק של שני פוטונים באותו מהוד, עם הטיית מחיקה של יותר מ-265 [D][251]; תא הקידוד שלו מתויג באופן שגוי, או שהארכיטקטורה צרה מדי, שכן הרעיון שלו הוא הפיכת אובדן למחיקה, לא שתי מסילות. מערכת D-Wave היא הכלאה: בקרת DAC-שטף של מחשב הרפיה. ארכיטקטורות אחרות שואלות את הבדיקה (Phoenix (Gen-1) and Gen-2, Magne; מערכי רידברג אלקליים-עפרוריים) ואת הקידוד (Lucy, Belenos; פוטוניקה מבוססת-היתוך), כחלופות.

המבחן הבא. שתי ציפיות עד מרץ 2028 (§5.2). הראשונה: מערכת 17 הקיוביטים של D-Wave מפרסמת עד אמצע 2027 שגיאה לוגית נמוכה פי 2 מהפיזית; אם סוף 2027 יחלוף בלי שמכונת מסילה כפולה כלשהי תדווח על שגיאה לוגית היורדת ביותר מפי 2 בכל צעד מרחק, על נתונים לא מותנים, הארכיטקטורה יורדת בדירוג. השנייה: זיכרון המסילה הכפולה הראשון של עשרה סבבים לפחות במרחק 3, עם סימוני המחיקה במפענח ועם דיווח על שיעור ההישרדות; התכנון הנתמך ב-CHIPS, של 100 קיוביטים פיזיים לכל קיוביט לוגי [R][91], מניח אותו מראש.

מה אומרים הבונים. D-Wave מתכננת את קיוביטי המסילה הכפולה שלה כך שיסמנו כ-90% מהשגיאות בעת התרחשותן, כדי שהתיקון ידרוש פחות קיוביטים פיזיים [C][831]; שער השזירה שלה פועל בכ-500 ns, עם מחיקה של כ-0.5% ושגיאה שיורית של פחות מ-0.1% לשער [D][84]. היא מתכננת 17 קיוביטים פיזיים ב-2026, ו-100 קיוביטים לוגיים המריצים יותר ממיליון פעולות עד 2032 [R][831]. OQC אומרת שה-Dimon שלה, במסילה כפולה, צריך פי עשרה פחות קיוביטים פיזיים לכל קיוביט לוגי מהגישות המובילות כיום [C][832]; היא התקינה את מכונת GENESIS שלה במרכז נתונים בעיר ניו יורק בספטמבר 2025 [C][833], ומתכננת 200 קיוביטים לוגיים עד 2028 ו-50,000 עד 2034 [R][832].

המכונות של ארכיטקטורה זו (במרשם: 9, מהן 4 התקנים, 3 בעלי שערים). Oxford Quantum Circuits — OQC ATLAS (מתוכנן, 1,000,000), OQC ATHENA (מתוכנן, 75,000), OQC TITAN (מתוכנן, 2,000), OQC GENESIS (בהפעלה, 16); AWS Center for Quantum Computing (named Amazon Center for Quantum Computing in the Apr 2026 paper) — AWS dual-rail transmon erasure line (הודגם, 2); D-Wave Quantum — D-Wave gate-model dual-rail system (הוכרז, 17); Quantum Circuits Inc. (acquired by D-Wave, Jan 2026) — Aqumen Seeker (בהפעלה, 8); Southern University of Science and Technology — SUSTech biased-erasure cavity qubit (הודגם, 1); Southern University of Science and Technology (Huang et al.) — SUSTech four-dual-rail-qubit processor (הודגם, 8).

תאים מחוץ למשבצות הארכיטקטורה (22). OQC ATHENA: L1 ∅G-dimon (פער אטלס — roadmap names 'next-generation multimode qubits' for ATHENA — the Dimon's multimode single); OQC ATHENA: L3 undisclosed במקום שבו הארכיטקטורה מצפה לטכנולוגיה; OQC ATHENA: L4 undisclosed במקום שבו הארכיטקטורה מצפה לטכנולוגיה; OQC ATHENA: L7 undisclosed במקום שבו הארכיטקטורה מצפה לטכנולוגיה; OQC ATHENA: L8 undisclosed במקום שבו הארכיטקטורה מצפה לטכנולוגיה; OQC ATHENA: L9 undisclosed במקום שבו הארכיטקטורה מצפה לטכנולוגיה; OQC ATLAS: L1 ∅G-dimon (פער אטלס — roadmap names an 'advanced multi-mode qubit' for ATLAS — the Dimon's multimode single-devi); OQC ATLAS: L3 undisclosed במקום שבו הארכיטקטורה מצפה לטכנולוגיה; OQC ATLAS: L4 undisclosed במקום שבו הארכיטקטורה מצפה לטכנולוגיה; OQC ATLAS: L7 undisclosed במקום שבו הארכיטקטורה מצפה לטכנולוגיה; OQC ATLAS: L8 undisclosed במקום שבו הארכיטקטורה מצפה לטכנולוגיה; OQC ATLAS: L9 undisclosed במקום שבו הארכיטקטורה מצפה לטכנולוגיה; OQC GENESIS: L1 ∅G-dimon (פער אטלס — Dimon: three islands, two junctions, one dual-rail qubit per device; the transmon node doe); OQC GENESIS: L3 undisclosed במקום שבו הארכיטקטורה מצפה לטכנולוגיה; OQC TITAN: L1 ∅G-dimon (פער אטלס — roadmap names 'multi-mode qubits' for TITAN — the Dimon's multimode single-device dual rai); OQC TITAN: L3 undisclosed במקום שבו הארכיטקטורה מצפה לטכנולוגיה; OQC TITAN: L4 undisclosed במקום שבו הארכיטקטורה מצפה לטכנולוגיה; OQC TITAN: L7 undisclosed במקום שבו הארכיטקטורה מצפה לטכנולוגיה; OQC TITAN: L8 undisclosed במקום שבו הארכיטקטורה מצפה לטכנולוגיה; OQC TITAN: L9 undisclosed במקום שבו הארכיטקטורה מצפה לטכנולוגיה; SUSTech biased-erasure cavity qubit: L2 ∅G-fock02 (פער אטלס — qubit in |0⟩/|2⟩ Fock states of one cavity; photon loss flagged as erasure); SUSTech four-dual-rail-qubit processor: L3 CZ / iSWAP במצמד בר-כוונון (g_tc, ראשית מחוץ למשבצות הארכיטקטורה).