Двухрельсовые кубиты со стираниями на панели карты: Двухрельсовые со стираниями

Архитектура в отчёте (§8.3)

8.3.3 Двухрельсовые со стираниями — Двухрельсовые кубиты со стираниями (dualrail)

Идея. Одно возбуждение, поделённое между двумя модами — модами резонаторов или трансмонами, — это Двухрельсовое кодирование (со стираниями) (enc_dualrail): логические |10⟩ и |01⟩; потеря на любом рельсе переводит в |00⟩, вне кодового пространства. Внутрисхемная проверка стирания (erasure) видит этот выход, не читая логического состояния: доминирующая ошибка приходит локализованной, и исправить её дешевле, чем неизвестную паулиевскую ошибку. Цена: две моды на кубит и проверка в каждом цикле. Ставка: ошибаться чаще, но на виду; при 98% конвертированных ошибок порог поверхностный код растёт с 0.94% до 4.15% [S][8].

Что ей нужно. Цепочка жёсткая: кодирование требует проверки, а Коды, адаптированные к стираниям, требуют её флагов; без проверки кубит лишь сильнее подвержен потерям, без декодера, использующего флаги, оповещающие сигналы (heralds) пропадают впустую. Налог проверки: 384 ns на трансмонах, остаток 6.0(2)×10⁻⁴ против 2.54(1)×10⁻² стираний на проверку [D][85], внутри ограниченного вентилями раунда не менее 2.8 µs [S] (§7.4). Шесть слоёв (2–4, 7–9) держат по одной технологии; технология вентиля требует мод плюс анциллы-трансмона. Альтернативы: вертикальный подвод и мультиплексирование потоковых ЦАП на чипе заменяют линии от комнатной температуры, литография заменяет механическую обработку объёмных резонаторов, а трансмонные рельсы уходят от конфликта резонаторов с плотной решёткой.

Где она стоит. Девять машин, четыре устройства (табл. 8.3): Aqumen Seeker, восемь двухрельсовых кубитов на резонаторах (Quantum Circuits Inc., ныне D-Wave, 2024) [C][14], [86]; OQC GENESIS, 16 позиций, в эксплуатации с сентября 2025, а дорожная карта OQC называет TITAN (2 000 позиций, 2028), ATHENA (75 000) и ATLAS (1 000 000) [R][874]; SUSTech four-dual-rail-qubit processor (Nature Physics, 2026) [D][406] и SUSTech biased-erasure cavity qubit; AWS dual-rail transmon erasure line — компонент; D-Wave gate-model dual-rail system, 17 кубитов, ожидается в 2026 [R][94]. CZ на резонаторах Yale/Quantum Circuits: ~500 ns, 0.53% стираний на вентиль, постселектированная паулиевская ошибка ниже 0.1%, помечено около 80% его ошибки [D][84]. 1.0×10⁻³ у Seeker — значение с постселекцией по отсутствию стирания с оповещением (0.53% на вентиль), поэтому в табл. 8.3 у архитектуры нет безусловной двухкубитной ошибки [C][86]. GENESIS не публикует запутывающего вентиля — в его ячейке вентиля значится не раскрыто, а не none, — поэтому табл. 8.3 не считает его устройством с вентилями; крупнейшее устройство с вентилями в таблице — SUSTech four-dual-rail-qubit processor, 8 кубитов, чей логический CNOT (точность процесса 98.1% при доле стираний 13%) постселектирован [D][406]. Ни одна машина не запускала код с декодированием стираний.

Исключения и заимствования. Одна ячейка вне слотов и ни одной лучше подходящей архитектуры: SUSTech four-dual-rail-qubit processor запутывает свои трансмонные рельсы через перестраиваемые элементы связи (g_tc) — вентиль, которого нет в слоте архитектуры, рассчитанном на бозонные вентили через анциллу [D][406]. Ещё две машины сидят в ней неплотно. Альтернатива носителя у GENESIS — пробел Атласа, ∅G-dimon: один многомодовый трансмон фиксированной частоты, три острова и два перехода, две трансмоноподобные моды [C][250] — за пределами технологии трансмона (слой 1 слишком узок); его вентиль — не раскрыто (пробел данных), ячейка кода — none: обнаружение ошибок постселекцией. Кубит SUSTech — не двухрельсовый: он кодирует в вакуумном и двухфотонном фоковском состояниях одного резонатора, со смещением в сторону стираний выше 265 [D][251]; его ячейка кодирования — ошибка разметки, или архитектура слишком узка: его идея — превращение потери в стирание, а не два рельса. Система D-Wave — гибрид: управление потоковыми ЦАП от отжигателя. Другие архитектуры заимствуют проверку (Phoenix (Gen-1) and Gen-2, Magne; щёлочноземельные массивы) и кодирование (Lucy, Belenos; фотоника на основе слияний — fusion) как альтернативы.

Следующая проверка. Два ожидания до марта 2028 (§5.2). Первое: 17-кубитная система D-Wave публикует логическую ошибку в 2× ниже физической к середине 2027; если конец 2027 пройдёт без двухрельсовой машины, сообщающей о падении логической ошибки более чем в 2× на шаг расстояния на данных без постселекции, архитектура понижается. Второе: первая двухрельсовая память не менее чем в десять раундов при расстоянии 3, с флагами стирания в декодере и опубликованной выживаемостью; проект с поддержкой CHIPS на 100 физических кубитов на логический [R][91] её предполагает.

Что говорят строители. D-Wave проектирует свои двухрельсовые (dual-rail) кубиты так, чтобы около 90 % ошибок распознавались в момент возникновения и коррекция требовала меньше физических кубитов [C][831]; её запутывающая операция длится около 500 ns, вероятность стирания — около 0,5 %, остаточная ошибка — ниже 0,1 % на операцию [D][84]. Компания планирует 17 физических кубитов в 2026 году и 100 логических кубитов, выполняющих более миллиона операций, к 2032-му [R][831]. OQC утверждает, что её двухрельсовому кубиту Dimon нужно вдесятеро меньше физических кубитов на один логический, чем лучшим современным подходам [C][832], в сентябре 2025 года установила машину GENESIS в дата-центре в Нью-Йорке [C][833] и планирует 200 логических кубитов к 2028 году и 50 000 — к 2034-му [R][832].

Машины этой архитектуры (реестр: 9, из них 4 устройств, 3 с вентилями). Oxford Quantum Circuits — OQC ATLAS (запланирована, 1 000 000), OQC ATHENA (запланирована, 75 000), OQC TITAN (запланирована, 2 000), OQC GENESIS (в эксплуатации, 16); AWS Center for Quantum Computing (named Amazon Center for Quantum Computing in the Apr 2026 paper) — AWS dual-rail transmon erasure line (продемонстрирована, 2); D-Wave Quantum — D-Wave gate-model dual-rail system (анонсирована, 17); Quantum Circuits Inc. (acquired by D-Wave, Jan 2026) — Aqumen Seeker (в эксплуатации, 8); Southern University of Science and Technology — SUSTech biased-erasure cavity qubit (продемонстрирована, 1); Southern University of Science and Technology (Huang et al.) — SUSTech four-dual-rail-qubit processor (продемонстрирована, 8).

Ячейки вне слотов архитектуры (22). OQC ATHENA: L1 ∅G-dimon (пробел Атласа — roadmap names 'next-generation multimode qubits' for ATHENA — the Dimon's multimode single); OQC ATHENA: L3 undisclosed там, где архитектура ожидает технологию; OQC ATHENA: L4 undisclosed там, где архитектура ожидает технологию; OQC ATHENA: L7 undisclosed там, где архитектура ожидает технологию; OQC ATHENA: L8 undisclosed там, где архитектура ожидает технологию; OQC ATHENA: L9 undisclosed там, где архитектура ожидает технологию; OQC ATLAS: L1 ∅G-dimon (пробел Атласа — roadmap names an 'advanced multi-mode qubit' for ATLAS — the Dimon's multimode single-devi); OQC ATLAS: L3 undisclosed там, где архитектура ожидает технологию; OQC ATLAS: L4 undisclosed там, где архитектура ожидает технологию; OQC ATLAS: L7 undisclosed там, где архитектура ожидает технологию; OQC ATLAS: L8 undisclosed там, где архитектура ожидает технологию; OQC ATLAS: L9 undisclosed там, где архитектура ожидает технологию; OQC GENESIS: L1 ∅G-dimon (пробел Атласа — Dimon: three islands, two junctions, one dual-rail qubit per device; the transmon node doe); OQC GENESIS: L3 undisclosed там, где архитектура ожидает технологию; OQC TITAN: L1 ∅G-dimon (пробел Атласа — roadmap names 'multi-mode qubits' for TITAN — the Dimon's multimode single-device dual rai); OQC TITAN: L3 undisclosed там, где архитектура ожидает технологию; OQC TITAN: L4 undisclosed там, где архитектура ожидает технологию; OQC TITAN: L7 undisclosed там, где архитектура ожидает технологию; OQC TITAN: L8 undisclosed там, где архитектура ожидает технологию; OQC TITAN: L9 undisclosed там, где архитектура ожидает технологию; SUSTech biased-erasure cavity qubit: L2 ∅G-fock02 (пробел Атласа — qubit in |0⟩/|2⟩ Fock states of one cavity; photon loss flagged as erasure); SUSTech four-dual-rail-qubit processor: L3 CZ / iSWAP через перестраиваемый элемент связи (g_tc, основная вне слотов архитектуры).