SUSTech four-dual-rail-qubit processor

Raveh Neeman

doi:10.5281/zenodo.22674814

Southern University of Science and Technology (Huang et al.)

SUSTech four-dual-rail-qubit processor

Southern University of Science and Technology (Huang et al.) · сверхпроводниковые схемы · ПРОДЕМОНСТРИРОВАНА (Nature Physics, 6 Mar 2026; arXiv 16 Apr 2025) (6 Mar 2026 (Nature Physics; arXiv 16 Apr 2025)) · 8 физических кубитов · доступ: только в лаборатории

архитектура: Двухрельсовые кубиты со стираниями · Открыть на карте

Профиль реестра — вариант архитектуры у этой машины (поля реестра — на английском)

тип кубита: dual rail from pairs of tunable transmons (millisecond coherence in the logical subspace)

механизм вентиля: tunable couplers between logical qubits: coupler-activated XX interaction gives a logical √iSWAP, from which a logical CNOT is synthesised

связность: logical qubits coupled pairwise through tunable couplers

управление: room-temperature DACs (2 GS/s) and ADCs (1 GS/s); chip at 10 mK in a dilution refrigerator

размещение управления: room-temp

считывание: mid-circuit erasure check per dual rail by an ancilla (conditional π pulse resonant only on |00⟩); erasures post-selected

свидетельство вентиля: опубликованной цифры нет

коды: dual_rail

флаги: результат определяется постселекцией

Технологии по слоям — ячейка машины на каждом слое

1 Носитель кубита	Трансмон · основная ▣ §II, Fig. 1b (logical qubit = transmons Q_iA, Q_iB + ancilla A_i) ✅ each dual-rail qubit is a pair of tunable transmons, with an ancilla transmon for erasure checks
2 Кодирование	Двухрельсовое кодирование (со стираниями) · основная ▤ Abstract ✅ dual-rail encoding in pairs of tunable transmons; millisecond-scale coherence, logical 1Q gate error ~1e-5 with erasure post-selection
3 Механизм вентиля	CZ / iSWAP через перестраиваемый элемент связи · основная ▤ §IV (coupler-induced XX coupling, √iSWAP, CNOT); Fig. 4a ✅ tuning the coupler induces an XX coupling in the logical subspace: logical √iSWAP, then a logical CNOT (98.1% at a 13% erasure rate in the Nature Physics version; 96.2% in arXiv v1)
4 Связность / транспорт	Статическая решётка со связью ближайших соседей · основная ▣ §II, Fig. 1b ✅ four logical qubits tunably coupled to each other through couplers C_ij
5 Управление	Электроника при комнатной температуре + коаксиальный / гибкий кабель на кубит · основная ▤ Supplementary §I (measurement setup) ✅ room-temperature DACs (2 GS/s) and ADCs (1 GS/s); chip at 10 mK in a dilution refrigerator
6 Считывание	Внутрисхемная проверка стирания · основная ▣ §III; Fig. 2a (erasure check) ✅ an ancilla per dual rail detects leakage to \|00⟩ mid-circuit (conditional π pulse); erasures post-selected
7 Код	Коды, адаптированные к стираниям · основная ▤ 🔎 dual-rail erasure qubits as the route to erasure-adapted QEC; no code run beyond the encoding (L1)
8 Декодер	— none — в этом слое ничего нет ▤ Abstract ('by using post-selection to mitigate erasure errors') ✅ no decoder; erasure errors handled by post-selection
9 Межсоединение	Многокристальная сборка в одном модуле (flip-chip, bump-bonding с управляющим кристаллом) · основная ▣ §II, Fig. 1a; Supplementary §I ✅ flip-chip processor: top qubit chip on a bottom carrier chip (non-galvanic flip-chip assembly)
10 Производство	Литография сверхпроводниковых кубитов (переходы Al/AlOx/Al, разводка из Nb, 300 mm) · основная ▣ Fig. 1a; Supplementary §I ✅ superconducting flip-chip processor (qubit chip + carrier chip)

источники: ✅ 9 / 10