Zuchongzhi 3.0

Raveh Neeman

doi:10.5281/zenodo.22674814

USTC / Hefei National Laboratory · מעגלים מוליכי-על · הודגם (Dec 2024 / Mar 2025) · 105 קיוביטים פיזיים · גישה: lab + Tianyan cloud sibling

ארכיטקטורה: סריג טרנסמונים עם מצמדים ברי-כוונון · פתח במפה

פרופיל המרשם — הגרסה של המכונה לארכיטקטורה שלה (שדות המרשם באנגלית)

סוג הקיוביט: tunable transmon, tantalum-aluminium on sapphire

מנגנון השער: tunable coupler CZ-family; 1Q 28 ns, 2Q 45 ns

קישוריות: rectangular lattice, average connectivity 3.5

בקרה: room-temperature RF

מיקום הבקרה: room-temp

קריאה: dispersive

ראיה לשער: מספר שהיצרן נקב בו, ללא פרוטוקול

דגלים: בסיס משוער

טכנולוגיות לפי שכבה — התא של המכונה בכל שכבה

1 נושא הקיוביט	טרנסמון · ראשית ▣ Fig. 1a (flip-chip device, 105 qubits); §II ✅ tunable transmon, tantalum–aluminium on sapphire; 105 readable qubits; T1 ≈72 µs, T2 ≈58 µs (averages, Mar 2025)
2 קידוד	קיוביט פיזי חשוף (ללא קידוד) · ראשית ◌ 🔎 Bare two-level subspace — Computational subspace of an anharmonic oscillator; leakage to \|2⟩ is the price.
3 מנגנון השער	CZ / iSWAP במצמד בר-כוונון · ראשית ▣ Fig. 1c (two qubits via coupler); §II ✅ tunable couplers (182), CZ-family; 1Q ≈28 ns, 2Q ≈45 ns; parallel 1Q 99.90%, 2Q 99.62% (Mar 2025)
4 קישוריות והובלה	סריג סטטי של שכנים קרובים · ראשית ▣ Fig. 1b (qubit/coupler topology) ✅ 15×7 rectangular lattice with 182 tunable couplers; average connectivity ≈3.5
5 בקרה	אלקטרוניקה בטמפרטורת החדר + כבל קואקסיאלי/כבל גמיש לכל קיוביט · ראשית ▣ Fig. 1a (control lines on second chip); §II (wiring attenuators) ✅ room-temperature RF
6 קריאה	קריאה דיספרסיבית במיקרוגל (+TWPA, מסנן פרסל) · ראשית ▣ Fig. 1a (readout resonators on second chip); §II ✅ dispersive; readout 99.18% (arXiv) / 99.13% (USTC release), sources conflict
7 קוד	— none — אין דבר בשכבה זו ▤ §III (large-scale random circuit sampling) ✅ no QEC code run on 3.0 (NISQ); RCS 83 q × 32 cycles, 10⁶ samples in a few hundred seconds; surface-code d=7 work stated separately
8 מפענח	— none — אין דבר בשכבה זו ▤ 🔎 no decoder (no QEC on 3.0)
9 חיבור בין-מודולי	זיווד מרובה-פיסות במודול אחד (flip-chip, פיסת בקרה בחיבור בליטות) · ראשית ▣ Fig. 1a (two sapphire chips, flip-chip) ✅ flip-chip: two chips bonded face-to-face, separating qubit layer from routing; one module, no inter-module interconnect
10 ייצור	ליתוגרפיה של קיוביטים מוליכי-על (צמתי Al/AlOx/Al, חיווט Nb, 300 mm) · ראשית ▤ §II (fabrication procedure) ✅ Superconducting-qubit lithography (Nb/Al JJ, 300 mm) — IBM Albany 300 mm / Anderon foundry; Google Santa Barbara; Rigetti ABAA trimming (97.4% frequency-targeting success); OQC 500-qubit wafer-scale…

רשומות סטנדרטיות

דרגת קישוריות → 3.5 neighbours · typical (mean)

Mar 2025 · מקור

שגיאת 2Q בפעולה מקבילית על כל הרוחב → 3.80e-3 · typical (99.62% parallel 2Q)

Mar 2025 · מקור

שגיאת SPAM → 8.20e-3 · typical (readout error; sources give 8.2e-3 and 8.7e-3)

Mar 2025 · מקור

רלקסציית T1 → 72 µs · טיפוסי

Mar 2025 · מקור

זמן שער 1Q → 28 ns · הטוב ביותר

Mar 2025 · מקור

קוהרנטיות T2 (הד/DD) → 58 µs · טיפוסי

Mar 2025 · מקור

ראיות: ✅ 8 / 10

תמונות

כל תמונה מלווה בתיאור של מה שהיא מראה ובשורת הקרדיט שלה.

A paper figure, drawn rather than photographed: (a) a 3D render of a flip-chip processor, a translucent sapphire qubit chip floating above a larger wiring chip marked with Chinese characters; (b) a grid of cross-shaped qubits with coupler bars and a two-qubit-plus-coupler circuit. Fig. 1 of Yulin Wu, Wan-Su Bao et al., arXiv 2106.14734 (2021-06-28), showing the Zuchongzhi processor: two sapphire chips, 66 qubits and 110 couplers. Notice that every pair of neighbouring transmons is linked through its own tunable coupler. “Fig. 1 — Device schematic of the Zuchongzhi quantum processor (two sapphire chips; 66 qubits and 110 couplers)” by Yulin Wu, Wan-Su Bao, Sirui Cao, Fusheng Chen, Ming-Cheng Chen, et al., arxiv.org/abs/2106.14734, CC BY 4.0 (creativecommons.org/licenses/by/4.0/)

Fig. 1 — Zuchongzhi 3.0 quantum processor (a: illustration of flip-chip two-sapphire-chip device; b: qubit/coupler topology; c: simplified circuit schematic) תמונה חיצונית — נפתחת במקור

A three-panel paper figure of drawings, not photographs: (a) a rendered exploded view of the flip-chip, two-sapphire-chip processor; (b) a lattice map of qubits joined by coupler links; (c) a circuit schematic of two qubits and a tunable coupler. It is Fig. 1 of arXiv 2412.11924 by Dongxin Gao, Daojin Fan, Chen Zha and colleagues (December 2024) on the 105-qubit Zuchongzhi 3.0. In (c), each transmon and the coupler contain SQUIDs; tuning the coupler turns neighbour interactions on and off for two-qubit gates.

Fig. 2 — single-qubit (a) and two-qubit (b) gate error rates of Zuchongzhi 3.0 תמונה חיצונית — נפתחת במקור

Three colour heat maps drawn on the layout of the 105-qubit Zuchongzhi 3.0 superconducting processor, each tile printing its measured error: single-qubit gates (average 0.97 per thousand), two-qubit gates on the couplers (average 3.75 per thousand) and readout (average 8.67 per thousand). From Dongxin Gao, Daojin Fan and colleagues (arXiv, December 2024). Notice that errors differ from qubit to qubit, that grey tiles are unused, and that readout, not the gates, is the weakest step.