Sycamore
Sycamore
פרופיל המרשם — הגרסה של המכונה לארכיטקטורה שלה (שדות המרשם באנגלית)
סוג הקיוביט: frequency-tunable transmon (asymmetric SQUID, Al junctions)
מנגנון השער: 86 tunable couplers; native iSWAP-like fSim, 12 ns; 1Q 25 ns
קישוריות: square lattice, degree 4
בקרה: 277 DACs (14-bit, 1 GS/s) at room temperature
מיקום הבקרה: room-temp
קריאה: frequency-multiplexed dispersive
ראיה לשער: נתון שפורסם (סוג המקור טרם סומן)
קודים: css_4_1_2, quantum_repetition, rotated_surface, surface
דגלים: הטענה נשחקה בהמשך
טכנולוגיות לפי שכבה — התא של המכונה בכל שכבה
| 1 נושא הקיוביט | |
| 2 קידוד | קיוביט פיזי חשוף (ללא קידוד) · ראשית ◌ 🔎 bare transmon two-level subspace; no encoding beyond the physical qubit |
| 3 מנגנון השער | CZ / iSWAP במצמד בר-כוונון · ראשית ▣ Fig. 1a (couplers, blue); Fig. 3b (1Q/2Q gate control waveforms); SI §II (88 adjustable couplers) ✅ 86 tunable couplers; iSWAP-like fSim, ~20 MHz on resonance for 12 ns + CPhase; 1Q 25 ns; 2Q Pauli 0.36% isolated, 0.62% simultaneous |
| 4 קישוריות והובלה | סריג סטטי של שכנים קרובים · ראשית ▣ Fig. 1a (rectangular array, each qubit coupled to four nearest neighbours) ✅ square lattice, degree 4; 53 operational qubits, 86 couplers |
| 5 בקרה | אלקטרוניקה בטמפרטורת החדר + כבל קואקסיאלי/כבל גמיש לכל קיוביט · ראשית ▣ SI Fig. S2 (control electronics, DAC module); Fig. S3 (cryogenic wiring); Fig. S4 (chassis); SI §III.1 ✅ 277 DACs (14-bit, 1 GS/s) at room temperature; ≈5.2 lines per qubit (53 q) |
| 6 קריאה | קריאה דיספרסיבית במיקרוגל (+TWPA, מסנן פרסל) · ראשית ▣ SI Fig. S2c (readout chain: AWG, amplification, IF mixing, ADCs); SI §III.2 Readout ✅ frequency-multiplexed dispersive readout |
| 7 קוד | קודים לגילוי שגיאות ([[4,2,2]], קוד משטח d = 2, iceberg, מרחב-זמן) · ראשית ▤ abstract; Fig. 4 ✅ repetition codes d=3–11 for 50 rounds (exponential suppression); d=2 surface code [[4,1,2]] run as error detection (sweep 7 Oct 2026, source read) |
| 8 מפענח | |
| 9 חיבור בין-מודולי | זיווד מרובה-פיסות במודול אחד (flip-chip, פיסת בקרה בחיבור בליטות) · ראשית ▤ §Building a high-fidelity processor (indium bump-bonds between two Si wafers); SI Fig. S1 (packaged chip) ✅ one qubit die + control die, flip-chip with indium bump-bonds between two silicon wafers; no inter-module interconnect |
| 10 ייצור | ליתוגרפיה של קיוביטים מוליכי-על (צמתי Al/AlOx/Al, חיווט Nb, 300 mm) · ראשית ▤ §Building a high-fidelity processor (Al metallization + JJs, indium bump-bonds); SI §II Fabrication and layout ✅ Al Josephson junctions; two-wafer flip-chip with indium bump-bonds (packaging lineage Google still uses) |
רשומות סטנדרטיות
שגיאת 2Q בפעולה מקבילית על כל הרוחב → 6.20e-3 · typical (0.62% simultaneous)
Oct 2019 · מקור
קווי בקרה לקיוביט → 5.2 lines/qubit · typical (277 DACs / 53 q)
2019 · מקור
זמן שער 1Q → 25 ns · הטוב ביותר
Oct 2019 · מקור
ראיות: ✅ 8 / 10
תמונות
כל תמונה מלווה בתיאור של מה שהיא מראה ובשורת הקרדיט שלה.
