ספינים בנקודות קוונטיות בצורן / גרמניום בסרגל המפה: קיוביטי ספין ב-CMOS

הארכיטקטורה בדוח (§8.3)

8.3.13 קיוביטי ספין ב-CMOS — ספינים בנקודות קוונטיות בצורן / גרמניום (spin_qd)

הרעיון. ספין בנקודה קוונטית המוגדרת באלקטרודות שער (qd_spin) הוא ערימת אלקטרודות בגודל של טרנזיסטור: הוא מודפס במפעל CMOS של 300 mm (fab_cmos), נשזר עם שכנו באמצעות פולס על המחסום שביניהם — שער החילוף (g_exch), נקרא באמצעות המרת ספין-למטען (ro_s2c), וקוהרנטי למשך 1.31 ms (הד האן) על ²⁸Si ממפעל ייצור [D][197]. ההימור: נקודות אחידות דיין כדי לחלוק כיול, עם בקרה שהועברה אל תוך הקריוסטט, יתרחבו כמו טרנזיסטורים. המחיר: שעון המוגבל בקריאה, 8.5 µs נגזרים [S] לעומת ~100–300 µs בהרצות בפועל [G] (§7.4), וטווח של שכנים בלבד, אלא אם הספינים זזים.

מה היא צריכה. החילוף דורש את הנקודות ופולסים בפס בסיס: עוצמתו תלויה באופן מעריכי במתח המחסום, ו-HRL מייחסת ~80% משגיאת ה-CNOT שלה לבקרה ולכיול [D][190], [191]. נושא הקיוביט, ה-CMOS הקריוגני, המסוע ופיצול האותות הקריוגני דורשים כולם את מפעל הייצור; הפיצול דורש גם CMOS קריוגני מאחוריו: Pando Tree של Intel משרת עד 64 מסופי קיוביט ב-10–20 mK מאות אחד ומתשעה קווים ספרתיים של Horse Ridge II, 0.156 קווים למסוף [C][272]. קוד המשטח דורש סריג דו-ממדי של שכנים קרובים, שאף התקן במרשם אינו מציג; qLDPC מתנגש עם הסריג (בדיקות לטווח ארוך) וזקוק למסוע המחליף אותו. קווי crossbar מתנגשים עם כיול לכל זוג. חמש שכבות מחזיקות טכנולוגיה אחת; אף טכנולוגיה אינה מקשרת בין מודולים.

היכן היא עומדת. תשע מכונות, שישה התקנים (טבלה 8.3): הודגמו — HRL exchange-only silicon spin processor (18 קיוביטי EO מ-54 נקודות קוונטיות — ההתקן בעל השערים הגדול ביותר בטבלה 8.3, שווה ב-18 קיוביטים ל-Groove, שנוסף למרשם ב-26 בספטמבר 2026 [D][190], [191]), Tunnel Falls (Intel; 12 קיוביטים [D][199]), foundry 8-qubit array (Diraq/imec, חילוף בזוג אחד מתוך ארבעה [D][197]) ומעבד הספין הגרמניומי בן 18 הקיוביטים של Groove Quantum (אפריל 2026, ללא נאמנויות או מאמר [P][879]); בהפעלה — RacQ (Equal1; נמכרה בשם Bell-1 עד מאי 2026, והשם הזה עדיין משמש את ESA [C][237], [881]), שהותקנה במרכז של ESA בפרסקטי ביולי 2026 [C][881], ו-QM-One (Quantum Motion, מספר הקיוביטים לא פורסם [200]); הוכרזו — Diraq 8-qubit silicon spin quantum computer at Equinix Sydney ו-Hitachi x Intel 18A spin programme; מתוכננת — Alloy Pioneer (Quobly), עם גישה בענן עד סוף 2026 [R][201]. שגיאת השער הדו-קיוביטי הטובה ביותר בין ההתקנים, 3.0×10⁻³, היא של HRL [D][190], [191]; דף המוצר של Equal1 טוען ל-99.3% (7.0×10⁻³) [C][273], בעוד שסקירה בעיתונות מדפיסה 98.4% [P][274]; אף מכונה אחרת אינה מפרסמת נתון כזה. הנתונים הטובים ביותר מחוץ למרשם: 99.04–99.56% בהתקנים דו-קיוביטיים ממפעל ייצור [D][189]. קוד החזרה של HRL להיפוכי ביט, שבו השגיאה יורדת פי 4.7 ממרחק 3 למרחק 5, ברצף הנשלט מ-4 K, הוא ההרצה היחידה של תיקון שגיאות בארכיטקטורה [D][190], [191].

חריגים והשאלות. אין ארכיטקטורה המתאימה טוב יותר; שני תאי טכנולוגיה נמצאים מחוץ למשבצות — קוד גילוי השגיאות של HRL (code_detect) והמפענח הקריוגני של RacQ (dec_cryo), חלופה שעוד לא הורצה. עד 26 בספטמבר 2026 תיארו הטכנולוגיות הראשיות מכונה שאינה קיימת — כל שמונה השורות השתמשו בקידוד בספין יחיד (לוס–דיווינצ'נזו), ואף אחת לא בקידוד ספין בחילוף בלבד; ההתקן של HRL, כיום של IBM [204], הוא עכשיו השורה התשיעית והמכונה היחידה בארכיטקטורה הנושאת את הקידוד הראשי שלה, כשקוד החזרה ומפענח הזוגיות שלו הם פערי אטלס (∅G-repetition, ∅G-parity). ב-foundry 8-qubit array נמצא תא הקוד היחיד שבתוך המשבצות, qLDPC ממפת דרכים עם הסעה כחלופה (שלב מוקדם), והוא נושא נתון של 1.1×10⁻² מהתקנים אחרים ב-1 K [D][194]. הבקרה על הפיסה של RacQ ושל QM-One היא פער אטלס (∅G-qsoc). Tunnel Falls משלב CMOS קריוגני והנעה מטמפרטורת החדר (הכלאה); הבקרה של מכונת Equinix לא פורסמה. רק Tunnel Falls מתעד את פיצול האותות שלו; התאים של QM-One, של RacQ ושל התוכנית של Hitachi מוסקים. ארבע מכונות מניעות ספינים בודדים ב-ESR או ב-EDSR — שערי הספין במיקרוגל / אופטיים (g_mwspin), ששכבה 3 מונה כחלופה; תאי השער שלהן נוקבים רק בשער החילוף. השואלות ממנה: CMOS קריוגני — בחמש מכונות מוליכות-על; מפעל הייצור — בשלוש-עשרה, מהן שמונה מלכודות יונים.

המבחן הבא. עד מרץ 2028 (§5.2): מערך של 300 mm מעל 20 קיוביטים עם נאמנות שער דו-קיוביטי ≥ 99.5% לכל הזוגות וקריאה בסדר גודל של µs — אישור; קיצוץ נוסף ביעד של Diraq ל-2029 (150 k פיזיים, 1 k לוגיים [R][211], [212]) — הורדה בדירוג. אם מערכת Equinix (הצפויה באוקטובר 2026 [C][206]) ו-Alloy Pioneer יגיעו ל-2028 בלי שגיאת שער דו-קיוביטי משלהן, המספר הטוב ביותר יישאר של ספק.

מה אומרים הבונים. הטיעון של Diraq נשען על מפעל הייצור: הקיוביטים שלה מיוצרים כמו השבבים בטלפונים ובמחשבים ניידים, דרך למיליוני קיוביטים על שבב אחד [C][861]. Quobly, המייצרת את השבבים שלה בקו 300 mm של STMicroelectronics, מכוונת למיליון קיוביטים עד 2032, לאחר גישה בענן למכונה הראשונה שלה, Alloy Pioneer, עד סוף 2026 [R][201]. Hitachi, עם Intel ו-AIST, מתכננת אבות-טיפוס עם תיקון שגיאות של 100 קיוביטים בשנת הכספים 2028 ושל 1,000 בשנת הכספים 2030, בתהליך 18A של Intel [R][862]. HRL עונה על בעיית החיווט בבקר CMOS קריוגני שהריץ תיקון שגיאות בהתקנים של 18 קיוביטים ללא בקרה מטמפרטורת החדר [D][190], [191]. Equal1 מכניסה מחשב ספין בצורן המקורר ל-0.3 K לארון אחד של 19 אינץ' [C][237]; QM-One של Quantum Motion תופסת שלושה [C][200].

המכונות של ארכיטקטורה זו (במרשם: 9, מהן 6 התקנים, 6 בעלי שערים). Diraq — foundry 8-qubit array (הודגם, 8); Diraq (with Equinix) — Diraq 8-qubit silicon spin quantum computer at Equinix Sydney (הוכרז, 8); Equal1 — RacQ (Bell-1) (בהפעלה, 6); Groove Quantum — Groove Quantum 18-qubit germanium spin processor (הודגם, 18); HRL Laboratories (IBM since 26 Aug 2026) — HRL exchange-only silicon spin processor (18 EO qubits from 54 quantum dots) (הודגם, 18); Hitachi + Intel K.K. + AIST (G-QuAT) — Hitachi x Intel 18A spin programme (הוכרז, 100); Intel — Tunnel Falls (הודגם, 12); Quantum Motion — QM-One (בהפעלה); Quobly — Alloy Pioneer (Quobly) (מתוכנן, 15).

תאים מחוץ למשבצות הארכיטקטורה (7). Diraq 8-qubit silicon spin quantum computer at Equinix Sydney: L5 undisclosed במקום שבו הארכיטקטורה מצפה לטכנולוגיה; RacQ (Bell-1): L5 ∅G-qsoc (פער אטלס — quantum system-on-chip: qubits, control electronics and error-correction logic on one CMOS); RacQ (Bell-1): L8 מפענח קריוגני / על השבב (CMOS קריוגני, SFQ) (dec_cryo, חלופית שנלקחה מארכיטקטורה אחרת); HRL exchange-only silicon spin processor (18 EO qubits from 54 quantum dots): L7 קודים לגילוי שגיאות ([[4,2,2]], קוד משטח d = 2, iceberg, מרחב-זמן) (code_detect, ראשית מחוץ למשבצות הארכיטקטורה); HRL exchange-only silicon spin processor (18 EO qubits from 54 quantum dots): L7 ∅G-repetition (פער אטלס — d=5 bit-flip repetition code on 7 exchange-only qubits, Λ5/3 = 4.7 over up to 200 rounds, ); HRL exchange-only silicon spin processor (18 EO qubits from 54 quantum dots): L8 ∅G-parity (פער אטלס — repetition-code syndromes interpreted after the run with a parity-check (majority) decoder); QM-One: L5 ∅G-qsoc (פער אטלס — cryo-CMOS integrated on the qubit die).