Tunnel Falls
Tunnel Falls
פרופיל המרשם — הגרסה של המכונה לארכיטקטורה שלה (שדות המרשם באנגלית)
סוג הקיוביט: Si/SiGe gate-defined electron spin, Loss-DiVincenzo encoding
מנגנון השער: EDSR/ESR 1Q + voltage-pulsed exchange 2Q; native CZ
קישוריות: 1-D nearest neighbour, degree <= 2
בקרה: Horse Ridge II - 22 nm CMOS cryo-controller at 4 K, 16 spin qubits per chip, 22 high-speed DAC channels; Pando Tree - 10-20 mK demultiplexer giving bias and pulses to up to 64 qubit terminals from one signal line and nine digital lines
מיקום הבקרה: cryo-CMOS at 4 K (qubits at ~1.1-1.2 K)
קריאה: spin-to-charge conversion sensed by SET / rf reflectometry
ראיה לשער: אין נתון שפורסם
קודים: quantum_repetition
דגלים: לא פורסמו שיעורי שגיאה
טכנולוגיות לפי שכבה — התא של המכונה בכל שכבה
| 1 נושא הקיוביט | ספין בנקודה קוונטית המוגדרת באלקטרודות שער (Si/SiGe, SiMOS, Ge) · ראשית ▤ Abstract (Tunnel Falls 12-dot linear arrays) ✅ 12-qubit linear array of Si/SiGe gate-defined electron spins (Jun 2023); deployed to Argonne Jan 2026 |
| 2 קידוד | קידוד בספין יחיד (לוס–דיווינצ'נזו) / בספין גרעיני · ראשית ◌ 🔎 bare electron spin-1/2, Loss–DiVincenzo encoding |
| 3 מנגנון השער | שער חילוף (ספינים; כולל CZ בספינים מוסעים) · ראשית ▨ 🔎 EDSR/ESR 1Q + voltage-pulsed exchange 2Q, native CZ; 1Q ~99.9%; no published 2Q fidelity for Tunnel Falls itself |
| 4 קישוריות והובלה | סריג סטטי של שכנים קרובים · ראשית ▨ 🔎 1-D nearest neighbour, degree ≤ 2 (12-dot linear array); 2-D arrays stated as next step, not shown |
| 5 בקרה | בקר CMOS קריוגני (4 K / mK) · ראשית ▨ ✅ Horse Ridge II: 22 nm cryo-CMOS controller at 4 K, 16 spin qubits/chip, 22 DAC channels; Pando Tree: mK router demultiplexing to 64 qubit channels אלקטרוניקה בטמפרטורת החדר + כבל קואקסיאלי/כבל גמיש לכל קיוביט · חלופית ▨ 🔎 Tunnel Falls itself is driven from room temperature; Horse Ridge is the separate 4 K vehicle |
| 6 קריאה | המרת ספין-למטען + רפלקטומטריית rf · ראשית ◌ 🔎 spin-to-charge conversion sensed by SET / rf reflectometry |
| 7 קוד | |
| 8 מפענח | |
| 9 חיבור בין-מודולי | פיצול אותות קריוגני למערכי ספינים (פיסת נתב, חיווט תלת-ממדי מוערם) · ראשית ▦ blog post (Pando Tree integration with Tunnel Falls) ✅ Pando Tree demultiplexer at 10–20 mK: bias and pulses to up to 64 qubit terminals from one signal line + nine digital lines (Horse Ridge II), on the same PCB as a Tunnel Falls chip (20 Jun 2024) |
| 10 ייצור | מפעל CMOS של 300 mm (ספינים, CMOS קריוגני, חיווט מוליך-על) · ראשית ▤ Abstract (300 mm manufacturing line; EUV lithography) ✅ Intel D1 Hillsboro, 300 mm DUV + EUV; >24,000 devices/wafer, ~95% wafer yield, 96% full 12-dot device yield |
רשומות סטנדרטיות
קווי בקרה לקיוביט → 0.156 lines/qubit · best (Pando Tree: 1 signal + 9 digital lines from Horse Ridge II for 64 qubit terminals — per terminal; per qubit higher, a spin qubit uses several terminals)
corrected 26 Sep 2026: the earlier 1.56e-2 counted one line and read terminals as qubits; dated 20 Jun 2024 by Intel · 2024 · מקור
שיעור התקינות של ההתקנים → 0.96 · typical (full 12-dot device yield; ~95% wafer yield, >24,000 devices per wafer)
2024 · מקור
ראיות: ✅ 4 / 11