Hitachi x Intel 18A spin programme
Hitachi + Intel K.K. + AIST (G-QuAT)
Hitachi x Intel 18A spin programme
פרופיל המרשם — הגרסה של המכונה לארכיטקטורה שלה (שדות המרשם באנגלית)
סוג הקיוביט: Si gate-defined electron spin
מנגנון השער: exchange 2Q
קישוריות: nearest neighbour
בקרה: Hitachi is developing 3-D vertical stacking for cryogenic control; Intel contributes the Horse Ridge / Pando Tree lineage
מיקום הבקרה: cryo-CMOS
קריאה: spin-to-charge conversion
ראיה לשער: אין נתון שפורסם
דגלים: עדיין אין התקן
טכנולוגיות לפי שכבה — התא של המכונה בכל שכבה
| 1 נושא הקיוביט | ספין בנקודה קוונטית המוגדרת באלקטרודות שער (Si/SiGe, SiMOS, Ge) · ראשית ▨ 🔎 Si gate-defined electron spin; PLANNED 100+ qubits with error-correcting capability by FY2028, 1,000 by FY2030 |
| 2 קידוד | קידוד בספין יחיד (לוס–דיווינצ'נזו) / בספין גרעיני · ראשית ◌ 🔎 bare electron spin-1/2, Loss–DiVincenzo encoding |
| 3 מנגנון השער | |
| 4 קישוריות והובלה | |
| 5 בקרה | |
| 6 קריאה | |
| 7 קוד | |
| 8 מפענח | |
| 9 חיבור בין-מודולי | פיצול אותות קריוגני למערכי ספינים (פיסת נתב, חיווט תלת-ממדי מוערם) · ראשית ◌ 🔎 planned 3-D stacking of qubit chips and cryogenic control electronics with short dense interconnects against the wiring bottleneck (Hitachi; Jul 2026); no device published |
| 10 ייצור | מפעל CMOS של 300 mm (ספינים, CMOS קריוגני, חיווט מוליך-על) · ראשית ▨ 🔎 Intel 18A (1.8 nm-class); deliverable is a quantum PDK on 18A, the first for a 1.8 nm-class process |
ראיות: ✅ 0 / 10