GPU-декодирование через NVQLink dec_gpu

Тракт RDMA over Converged Ethernet с малой задержкой между управляющей электроникой QPU и GPU, с открытым ядром ПЛИС (FPGA) на квантовой стороне, так что декодирование и калибровка внутри петли выполняются программно на CUDA, а не прошивкой. NVIDIA объявила о нём 2025-10-28, назвав 17 создателей квантовых компьютеров, пять поставщиков управляющей электроники и девять национальных лабораторий США C[531]; цифры появились 2025-11-17 C[324]. Атрибуты: d = платформенно-нейтрально, дотягивается до сверхпроводниковой архитектуры, ионной архитектуры QCCD и нейтрально-атомной; e/f/g = модальности управления нет, исправляет паулиевские ошибки по синдрому, производства нет — серийное оборудование GPU и Ethernet (запись графа технологий).

Круговой обход складывается из двух бюджетов, и читать их одинаково нельзя. Транспорт ограничен сверху: среднее 3.84 µs, среднеквадратичное отклонение 0.035 µs, максимум 3.96 µs на 1 000 выборках C[324] — узость разброса важнее среднего, поскольку петля обратной связи рассчитывается по хвосту. Декодирование не ограничено: BP+OSD на GH200 в связке с Helios у Quantinuum даёт медиану 67 µs для кода Bring, переводя память из 8 логических кубитов с ошибки 4.95 ± 0.67% на 0.925 ± 0.38%, то есть выигрыш 5.4× C[324]. Поэтому их сумма, ~71 µs, — типичный круговой обход, а не граница: опубликованный максимум есть только у транспорта.

Медленно ли это — 67 µs — зависит от того, в какой такт они должны уложиться. Для памяти требованием является пропускная способность, а не задержка на цикл: Google удерживала 10⁶ циклов при d=5 на цикле 1.1 µs с декодером реального времени, у которого средняя задержка 63 µs D[1] — тот же порядок, что и показатель GPU, — потому что скользящее окно конвейеризует циклы, вместо того чтобы декодировать каждый внутри одного. Жёсткое ограничение — время реакции, и оно связывает только там, где операция обусловлена результатом декодирования: инжекция магического состояния, прямая связь (feed-forward), решёточная хирургия. Именно это различие, а не голые микросекунды, определяет, где данный слой применим. Поэтому декодирование на GPU комфортно на ионных и атомных платформах с миллисекундным циклом, приемлемо для сверхпроводниковой памяти и не доказано на пути, ограниченном временем реакции. Что сдвигает нижнюю границу: ядра, использующие параллелизм GPU, а не переносы последовательных алгоритмов.

Доминирует время декодирования на GPU — примерно в 17× больше сетевого перехода, так что сокращать нужно не межсоединение. Ни в одном опубликованном результате BP+OSD на GPU и ПЛИС-декодер не прогонялись на одних и тех же трассах.

Технологического процесса нет. Со стороны GPU — кремний NVIDIA: GH200 для Helios, RTX PRO 6000 Blackwell Max-Q для сетевой демонстрации C[324], — и по состоянию на 2026-09-04 эквивалента у AMD или Intel нет. Сетевая сторона намеренно оставлена открытой: RoCE — стандарт, а NVIDIA опубликовала ПЛИС-ядро с открытым исходным кодом для оконечной точки со стороны QPU C[324], что позволило пяти поставщикам управляющей электроники его интегрировать C[531]. Эта асимметрия и есть коммерческая конструкция: интерфейс раздать, ускоритель продать. Цена не объявлена ни на что; поставляется как эталонная архитектура со страницей регистрации C[531]. Экспортная уязвимость унаследована от американского контроля над передовыми GPU, а не от квантового ECCN.

Петля выглядит так: управляющая электроника → RoCE → GPU → обратно, за 3.84 µs плюс декодирование. В Helios 98 физических кубитов D[105], так что сквозных прогонов на 10³ не было. На 10⁴–10⁶ вопрос в том, растёт ли время декодирования с размером кода быстрее, чем растёт пропускная способность от поколения к поколению GPU, и удерживает ли пакетирование по логическим блокам бюджет неизменным; ни один источник не говорит ни о том, ни о другом. Компенсирующий довод, количественно не выраженный: один кластер GPU может обслуживать несколько QPU, чего ПЛИС, прикрученная к одной стойке, не может.

Он ничего не требует выше по стеку и замещает декодирование реального времени на ПЛИС, меняя фиксированную прошивку на программу, изменяемую между прогонами; в графе технологий он отмечен как основной декодер на ионах QCCD и как альтернативный — на решётке трансмонов с перестраиваемыми элементами связи и на ридберговском массиве пинцетов на щелочных атомах: один декодер на три семейства. Вклад в производный такт: ~71 µs на круговой обход с декодированием — транспорт плюс медианное декодирование (2 знач. цифры), — это 1–7% ионного или атомного цикла в 1–5 ms, но около 65 циклов сверхпроводникового цикла в 1.1 µs D[1]. Цена перехода — стойка и программный стек, а не смена кода: полная противоположность декодерам qLDPC. Соседний пустой слот: независимый бенчмарк между поставщиками.

Обе ключевые цифры взяты из собственного блога NVIDIA, подготовленного совместно с Quantinuum, и рецензирования не проходили C[324]. Показатель 5.4× приведён с погрешностями — практика лучше, чем у большинства заявлений производителей, — но это один код на одной машине, а демонстратор IQM известен только по отраслевой прессе P[239]. Сравнения с Relay-BP D[48] или с декодером Riverlane D[238] на одних и тех же синдромах не существует, поэтому тезис «GPU медленнее ПЛИС» сопоставляет цифры от разных кодов и разных машин.

Не опубликовано: как время декодирования на GPU масштабируется с размером кода или числом логических блоков при 10⁴–10⁶ кубитах, а также отдельные суммы инвестиций NVentures в Quantinuum, QuEra и Alice & Bob — публичны только итоговые размеры раундов. Ключевые числа релиза о запуске (17 создателей, девять лабораторий) точно не сходятся с перечисленными в нём именами.

Кто.
| Организация | Роль | Страна | Что именно делает с технологией | Свидетельство |
|---|---|---|---|---|
| NVIDIA | Разработчик | США | Построила NVQLink и nv-qldpc-decoder; поставляет GPU | C[324], [531] |
| Quantinuum | Пользователь | США/Великобритания | Единственное опубликованное внедрение: Helios плюс GH200 с BP+OSD | C[324]факт |
| IQM | Пользователь | Финляндия | Демонстратор QEC реального времени поверх NVQLink, менее 4 µs сквозного времени | P[239]факт |
| Zurich Instruments | Поставщик | Швейцария | Управляющая электроника, несущая оконечную точку NVQLink | C[531] |
| DARPA | Финансирующая сторона | США | QBI Stage B финансирует нескольких из названных создателей QPU | G[65]факт |

Деньги. 2025-10-28 · NVIDIA · запуск, 17 создателей / 5 поставщиков управляющей электроники / 9 лабораторий · финансирование не раскрыто · объявлено C[531]. 2025-09-04 · Quantinuum · $600 M при оценке $10 B pre-money, с участием NVentures · закрыт Cфакт. 2026-05-22 · Alice & Bob · доразмещение раунда серии B с участием NVentures · закрыто Cфакт. Квартал, завершившийся 2026-07-26 · NVIDIA · выручка $96.2 B, из них дата-центры $89.0 B, +106% год к году, квант не упомянут · отчёт G[737] — экономика этого слоя в одной строке.

Рынок и цепочка поставок. Рынка пока нет — ни цены, ни артикула, ни условий лицензирования не раскрыто C[531]. Цепочка расщепляется: открытый интерфейс и ускоритель из единственного источника, поэтому риск концентрации — в хосте декодера, а не в канале. Экспозиция по целям шире, чем у любого ПЛИС-декодера: G3/G4 как декодер, G2 — поскольку тот же тракт обслуживает подавление ошибок и калибровку, G7 — поскольку внедрения в национальных лабораториях имеют закупочную природу.

Интеллектуальная собственность и стандарты. Патентного семейства именно по NVQLink ни в одной названной базе не найдено. Интересна как раз позиция по стандартам: RoCE — существующий стандарт Ethernet, а ядро со стороны QPU открыто C[324], то есть NVIDIA стандартизует ровно ту границу, которую не продаёт. Третьи стороны строят поверх CUDA-Q QEC Pфакт.

Дорожные карты и послужной список. NVIDIA: (2025-10 · запуск с 17 создателями · выполнено, одно опубликованное внедрение тремя неделями позже) C[324], [531]; (2025-11 · партнёры развернут это на будущих процессорах · подтверждён только Helios) C[324]. IQM: (2026-03 · демонстратор · выполнено) P[239]. Промежуток от запуска до первого внедрения был фактически нулевым; следить надо за разрывом между 17 объявленными создателями и одним опубликованным внедрением.

Стратегическое прочтение. Если декодирование на GPU победит, каждая отказоустойчивая машина становится постоянным покупателем GPU, а декодирование перестаёт различать производителей QPU — хорошо для тех, у кого нет собственной ПЛИС-инженерии, плохо для Riverlane и для внутреннего маршрута IBM. NVIDIA в случае неудачи теряет немного: квант не фигурирует в квартале на $96.2 B G[737], так что это дешёвый опцион на классическую половину будущего стека. Угроза замещения — декодерная ASIC, которую никто не продаёт. Переговорная сила у NVIDIA — на ускорителе, у поставщиков управляющей электроники — на оконечной точке.

Фальсифицируемо (12–24 месяца): подтвердить, если до конца 2027 г. второй производитель QPU опубликует петлю декодирования по NVQLink с цифрами; понизить, если опубликованных внедрений по-прежнему будет одно. В лучшем случае к 2029 г.: декодирование на GPU становится вариантом по умолчанию для ионной, атомной и сверхпроводниковой памяти, а операции, ограниченные временем реакции, передаются небольшой локальной ПЛИС. В худшем случае: 17 создателей дают два внедрения, и петля остаётся за специализированным оборудованием. Открытые вопросы: как время декодирования масштабируется с размером кода и числом блоков; сообщит ли кто-нибудь хвостовую задержку вместо медианной; выставят ли AMD или Intel конкурирующий хост. За чем следить: второе внедрение и любой независимый бенчмарк.