← Quantum Technology AtlasТехнологии · Машины · Архитектуры · ОрганизацииEnglishעברית

Relay-BP для qLDPC (ПЛИС) dec_relaybp

Распространение доверия (belief propagation) с разупорядоченными, частично отрицательными силами памяти, сцепленное в эстафетные участки и декодирующее синдромы qLDPC двумерно-циклического (bivariate-bicycle) семейства за 24 ns на итерацию на ПЛИС.

Relay-BP для qLDPC (ПЛИС)

dec_relaybp · слой 8 Декодер · продемонстрировано · с 2025
Открыть на карте

Распространение доверия (belief propagation) с реле: 24 ns/итерация, в среднем < 1 µs на цикл, частота логических ошибок в ~100 раз ниже, чем у BP+OSD.

Обзор →

Ключевые источники

[734] T. Müller et al., “Improved belief propagation is sufficient for real-time decoding of qua… · 2025
[48] T. Maurer et al., “Real-time decoding of the gross code memory with FPGAs,” arXiv:2510.216… · 2025
[238] A. B. Ziad et al., “Local clustering decoder as a fast and adaptive hardware decoder for t… · 2025
[72] IBM, “Quantum Roadmap.” [Online]. Available: https://www.ibm.com/roadmaps/quantum/
[248] S. Bravyi et al., “High-threshold and low-overhead fault-tolerant quantum memory,” Nature,… · 2024

Пространство проектирования — атрибуты

(a) сродство носителя
промежуточный / не зависящий от носителя
(b) время · запутывание
—
(c) считывание
—
(d) подвижность
—
(e) управление
—
(f) структура ошибки
стохастическая паулиевская
(g) производство
—

Пространство оценки — датированные атрибуты

FPGA Relay-BP → average < 1 µs per cycle at p < 3×10⁻³ (simulated syndromes)
определяет: такт (время цикла) · 2025-10 · источник

Иногда цитируемые «480 ns на окно из 12 циклов» расходятся примерно в 25 раз со средним значением статьи — менее 1 µs на цикл. Relay-BP берёт начало от Müller et al., arXiv:2506.01779 (2025-06-02); arXiv:2510.21600 — это реализация на ПЛИС.

Стандартные рекорды

задержка декодирования за раунд → 1.0 µs · типичное
Relay-BP FPGA on [[144,12,12]]: 'belief propagation iteration time of 24ns', 'average per cycle decoding time under 1 us' at p<3e-3 · 2025-10 · источник [D] ⓘ

Участники и цели — аннотации

Ионы в ловушках — электронное управление кубитами (СВЧ / РЧ вентили) — Oxford Ionics (IonQ), eleQtron, QUDORA, Universal Quantum · G2 G3 G6 G7
Фотоника на непрерывных переменных — GKP — Xanadu (Aurora) · G4 G6
Решётка трансмонов с перестраиваемыми элементами связи (альтернатива) — IBM (Heron, Nighthawk), Google (Willow), Rigetti, IQM, OQC, USTC/Zhejiang, Fujitsu/RIKEN, QuantWare · G2 G3 G4
Ионы в ловушках — линейная ловушка Пауля с индивидуальной лазерной адресацией (альтернатива) — IonQ (Aria, Forte, Tempo), AQT, Qudoor, Maryland/Duke (EURIQA), Innsbruck · G2 G3 G6 G7

Рёбра

нужно: Нелокальные qLDPC-коды (bivariate bicycle, «gross»)
альтернативы: MWPM / Sparse Blossom (+коррелированное паросочетание)
° одно из нескольких, что подошли бы · обычный маршрут, не строгая необходимость

Используют 6 машин (4 основная · 2 альтернатива)

↗ карточка реестра · статья / продукт / пресса: ссылки, где машина названа (атрибуция проверена 20 сентября 2026)

Иллюстрации

У каждой иллюстрации — рассказ о том, что на ней, и строка авторства.

Fig. 3 — Figure 3: a) Schematic of the check node unit (CNU). We note that the exclusive minimum is not fully calculated in the CNU. Instead only the minimum…
Three digital-logic block diagrams, not a photograph: the check-node unit, the variable-node unit and a 'Relay' adder of a belief-propagation decoder, built from XOR trees, minimum finders, adders, a random-number generator and registers. It is Figure 3 of "Real-time decoding of the gross code memory with FPGAs" by Maurer, Bühler, Kröner and co-authors. It shows how the Relay belief-propagation algorithm for quantum low-density parity-check codes is laid out in FPGA logic, so error syndromes can be decoded as fast as a quantum processor produces them. “Fig. 3 — Figure 3: a) Schematic of the check node unit (CNU). We note that the exclusive minimum is not fully calculated in the CNU. Instead only the minimum and second…” by Thilo Maurer et al., arxiv.org/abs/2510.21600, CC BY 4.0 (creativecommons.org/licenses/by/4.0/)
Fig. 5 — Fig. 5: LER performance versus physical error rate for the stand-alone Tesseract decoder, the BP-Tesseract decoder, and the gated BP-Tesseract decod…
A single log-log data plot of logical error rate versus physical error rate for three decoders, the stand-alone Tesseract decoder and two accelerated variants, on the T1 and BB codes named in the caption. It comes from the arXiv paper "Accelerating A*-Based Algorithms for Decoding Quantum Low-Density Parity-Check Codes" by Lamia Yous, Francisco Garcia Herrero and Mark F. Flanagan. It concerns quantum error-correction software rather than hardware: notice that the three decoder curves for each code nearly overlap, so the faster versions keep the same accuracy. “Fig. 5 — Fig. 5: LER performance versus physical error rate for the stand-alone Tesseract decoder, the BP-Tesseract decoder, and the gated BP-Tesseract decoder, for the…” by Lamia Yous, Francisco Garcia Herrero, Mark F. Flanagan, arxiv.org/abs/2609.10056, CC BY 4.0 (creativecommons.org/licenses/by/4.0/)
Fig. 1 — Figure 1: Tanner-graph structure of the [[144,12,12]][[144,12,12]] Bivariate Bicycle qLDPC code used in this work. Circles represent data (variable)…
A drawing of the Tanner graph of the [[144,12,12]] bivariate-bicycle quantum low-density parity-check code: 288 nodes on a 12 by 24 grid, red and blue circles for the two registers of data qubits and purple and yellow squares for the X- and Z-type checks, with curved lines sketching the long-range connections. It is Figure 1 of arXiv 2608.27901 by Seo, Han, Hour and Kim, a paper on fast belief-propagation decoding. This is the code known as the 'gross' code, 12 logical qubits in 144 data qubits at distance 12; notice that each check also reaches distant qubits, unlike in the surface code. “Fig. 1 — Figure 1: Tanner-graph structure of the [[144,12,12]][[144,12,12]] Bivariate Bicycle qLDPC code used in this work. Circles represent data (variable) nodes…” by Jeonggeun Seo, Youngsun Han, Leanghok Hour, Dongmin Kim, arxiv.org/abs/2608.27901, CC BY 4.0 (creativecommons.org/licenses/by/4.0/)
dec_relaybp · слой 8 Декодер · центральность 11.7 · продемонстрировано · с 2025 · обновлено 2026-09-30

Relay-BP для qLDPC (ПЛИС)

Распространение доверия (belief propagation) с разупорядоченными, частично отрицательными силами памяти, сцепленное в эстафетные участки и декодирующее синдромы qLDPC двумерно-циклического (bivariate-bicycle) семейства за 24 ns на итерацию на ПЛИС.

Вердикт. Снимает постпроцессор OSD, из-за которого декодирование qLDPC не было декодированием реального времени: 24 ns на итерацию и в среднем менее 1 µs на цикл на ПЛИС. На живых синдромах не запускался ни разу — по состоянию на 2026-09-04 памяти на gross-коде не существует ни на одном QPU.

Ключевые источники

Λ = коэффициент подавления ошибок на шаг кодового расстояния; QBI = DARPA Quantum Benchmarking Initiative (Stage A — концепция → B — план НИОКР → C — государственная V&V); G1–G7 = классы целей отчёта (см. «Участники и экономика»).

Сущность и происхождение

Распространение доверия, в котором каждый переменный узел несёт собственную силу памяти — коэффициент затухания, взятый из разупорядоченного распределения, обязательно включающего отрицательные значения, — а само декодирование выполняется как цепочка эстафетных участков, каждый из которых стартует заново с сообщений предыдущего. Метод представлен IBM (Müller, Alexander, Beverland, Bühler, Johnson, Maurer, Vandeth) 2025-06-02 D[734]; вторая команда IBM перенесла его на ПЛИС (FPGA) 2025-10-24 для gross-кода [[144,12,12]] D[48]факт. Атрибуты: d = физической связности нет, это внекристальный классический блок; e/f/g = модальности управления нет, исправляет паулиевские ошибки, производства нет — прошивка (bitstream) ПЛИС (запись графа).

Физика и пределы

Предел здесь — бюджет «точность против задержки», а не физический. Обычное BP застревает на вырожденных стабилизаторных кодах — различные конфигурации ошибок имеют одинаковое правдоподобие, поэтому сообщения осциллируют и скатываются в ловушечные множества, — а штатное средство, постобработка по упорядоченным статистикам (OSD), обходится в зависящую от данных цену, которую петля реального времени не переваривает. Заявление Relay-BP состоит в том, что разупорядоченные силы памяти ломают ровно ту симметрию, которая застопоривает BP, и постпроцессор становится ненужным; в статье указано, что распределение, содержащее отрицательные значения, обязательно D[734].

Это покупает задержку: 24 ns на итерацию BP и среднее время декодирования на цикл менее 1 µs при вероятностях физической ошибки ниже 3×10⁻³ D[48]. Риск сидит именно в слове «среднее»: число итераций зависит от данных, поэтому у распределения задержки есть хвост, и декодер, которому подают поток с фиксированной скоростью при сверхпроводниковом цикле 1.1 µs, вынужден буферизовать, причём очередь не деградирует плавно, а расходится, если этот хвост достаточно часто превышает время цикла. Ни в одной из двух статей не приводится ничего, кроме среднего. Вторая граница — сама частота ошибок: выше 3×10⁻³ число итераций растёт, так что свойство реального времени обусловлено тем, что оборудование уже достаточно хорошее. Что сдвигает эту границу: ASIC либо оконная обработка, фиксирующая ранние циклы, пока поздние ещё сходятся.

Достигнутый инженерный уровень

таблица
Год Показатель Кто Тег+ключ
2025-06 Relay-BP обходит BP+OSD+CS-10 на двумерно-циклических кодах, на уровне класса паросочетания (matching) на поверхностных кодах IBM D[734]
2025-10 ПЛИС: 24 ns на итерацию, в среднем < 1 µs на цикл при p < 3×10⁻³, синдромы смоделированы IBM D[48]факт
2025-12 Local Clustering Decoder: < 1 µs на раунд вплоть до d=17 при ≈6% LUT кристалла Xilinx VU19P Riverlane D[238]факт

Оба результата на ПЛИС получены на моделировании: память на gross-коде не работала ни на одном QPU, поэтому Relay-BP ни разу не обработал аппаратный синдром R[72]факт. Целевой код — [[144,12,12]] от IBM, 288 физических кубитов при пороге 0.8% на графе Таннера степени 6 D[248]факт; единственная заявка на безубыточность (break-even) qLDPC где бы то ни было — результат IonQ на ионах: в пределах погрешностей, в одном коде, который статья не указывает, с постселекцией по утечке D[109]факт.

Производство, материалы и цепочка поставок

Технологического процесса нет: поставляется прошивка, а цепочка поставок — рыночный кремний ПЛИС, дуополия, перестроенная в 2025 г., когда сделка по продаже Intel 51% Altera фонду Silver Lake при оценке $8.75 B — ~$4.46 B в пользу Intel, за которой остаются 49%, — была закрыта 2025-09-15 G[735]факт. Все названные здесь декодеры реального времени работают на кристаллах AMD (LCD от Riverlane — на VU19P D[238]), а по IBM отраслевая пресса указывает AMD, но её страница не загружается P[736]факт. Отдельной категории экспортного контроля под декодеры по состоянию на 2026-09-04 не существует.

Управление, считывание и нагрузка на ввод-вывод

Декодер ничем не управляет; его нагрузка — полоса передачи синдромов и объединение входов. Один gross-модуль — это 144 информационных плюс 144 проверочных кубита, поэтому цикл даёт 144 бита, то есть ~0.14 Gbit/s на модуль при цикле 1 µs S[248]. При наивном масштабировании 10⁴ физических кубитов дают ~5 Gbit/s, а 10⁶ — ~0.5 Tbit/s при фиксированной скорости: стена не в арифметике BP, а в том, чтобы вывести биты из криостата в достаточное число параллельных экземпляров.

Роль в стеке

Он требует семейства qLDPC bivariate-bicycle/gross и замещает паросочетание минимального веса; в графе технологий он отмечен как основной декодер на ионах с электронными вентилями и на фотонике на непрерывных переменных с кодом Готтесмана–Китаева–Прескилла (GKP) и как альтернативный — на решётке трансмонов с перестраиваемыми элементами связи и на линейной ловушке Пауля с индивидуальной лазерной адресацией. Вклад в производный такт: < 1.0 µs на цикл (2 знач. цифры) — первый показатель декодера qLDPC, укладывающийся в сверхпроводниковый цикл 1.1 µs без офлайнового прохода D[48]; декодеры поверхностного кода, например LCD от Riverlane, укладывались в него и раньше D[238]. Переключение стоит смены кода, а не смены платы: gross-кодам нужны дальнодействующие элементы связи степени 6, которые IBM показала лишь как отдельные компоненты, тогда как LCD исходит из решётки со связью ближайших соседей, уже имеющейся в оборудовании D[238]факт. Соседний пустой слот: рыночная декодерная ASIC.

Свидетельства — как измерены числа

Все ключевые цифры получены на смоделированных синдромах при однородной модели схемного шума силы p, в которой нет ни утечки, ни коррелированных всплесков, — а это доминирующие члены на реальном приборе D[48], [734]. Ни одна независимая группа ни одну из этих цифр не воспроизвела, а LCD от Riverlane использует другой код и другую ПЛИС, так что эти два результата несоизмеримы D[238].

Не опубликовано: модель ПЛИС, расход таблиц поиска (LUT) и памяти и разрядность арифметики — указание на AMD опирается на отраслевую прессу [736], — а также распределение задержки или её хвостовые перцентили; приводится только среднее значение.

Участники и экономика

Кто.
| Организация | Роль | Страна | Что именно делает с технологией | Свидетельство |
|---|---|---|---|---|
| IBM | Разработчик | США | Изобрела Relay-BP и построила ПЛИС-реализацию для своего gross-кода | D[48], [734] |
| AMD | Поставщик | США | Кремний ПЛИС Xilinx под демонстрацией IBM и под большинством конкурирующих декодеров | P[736]факт |
| Altera | Поставщик | США | Единственный другой рыночный источник ПЛИС верхнего класса; с 2025 г. 51% у Silver Lake | G[735] |
| Riverlane | Разработчик | Великобритания | Конкурирующий ПЛИС-декодер для поверхностного кода, продаётся как продукт | D[238]факт |
| DARPA | Финансирующая сторона | США | QBI Stage B финансирует программу отказоустойчивости IBM, которой это служит | G[65]факт |

Деньги. 2024-08-06 · Riverlane · раунд серии C · $75 M (в её дорожной карте 2026 г. указано $85 M — расхождение не устранено) · ведущий инвестор Planet First Partners · закрыт C[661]факт. 2025-09-15 · Intel/Silver Lake · 51% Altera при оценке $8.75 B, ~$4.46 B в пользу Intel · закрыто (объявлено 2025-04-14) G[735]факт. 2025-11-06 · DARPA · QBI Stage B, до $15 M на команду, IBM — единственный трансмонный производитель · присуждено G[65]факт. У самого Relay-BP нет ни раунда, ни гранта, ни лицензии: по состоянию на 2026-09-04 это внутренняя разработка IBM.

Рынок и цепочка поставок. Декодирование продаётся как встроенная прошивка, а не как кремний: Riverlane продаёт Deltaflow, интегрированный с управляющей аппаратурой Qblox C[659]факт, IBM поставляет Relay-BP внутри собственного стека. Риск концентрации — в поставках ПЛИС: два поставщика, один из которых недавно перешёл под контроль фонда прямых инвестиций G[735]. Экспозиция по целям узкая, только G3 и G4: декодер реального времени ничего не стоит, пока он не понадобился какому-то коду, поэтому готовность платить — это производители, страхующие собственные дорожные карты 2027–2029 гг.

Интеллектуальная собственность и стандарты. Riverlane владеет GB 2641501 A «Quantum decoder» (опубликован 2025-12-10) на аппаратную кластеризацию по гиперграфу декодирования факт; патентный портфель IBM по bivariate-bicycle покрывает код, а не декодер, и семейства по Relay-BP нет ни в одной названной базе. Интерфейсами декодеров не занимается ни один орган по стандартизации.

Дорожные карты и послужной список. IBM: (2025-06 · алгоритм Relay-BP · выполнено); (2025-10 · реализация на ПЛИС · выполнено); (Kookaburra · обещан на 2025 г. в дорожной карте 2022 г., повторно обещан на 2026 г. как первый модуль qLDPC · не поставлен по состоянию на 2026-09-30) R[72]фактфакт. Riverlane: (2026-03 · teraquop-декодирование с 2033 г. · судить слишком рано) Cфакт. Декодерное ПО IBM дважды сдано в срок; оборудование, которое оно декодирует, — нет.

Стратегическое прочтение. Если Relay-BP выдержит проверку, IBM снимает сильнейшее возражение против qLDPC — что его декодер не может работать в реальном времени, — и экономия примерно в 10× по кубитам относительно поверхностного кода становится залоговой, что бьёт по дорожным картам, скроенным под поверхностный код, и помогает тому, кто сумеет построить связность степени 6. Если не выдержит, поле остаётся за декодерами на паросочетании. Декодирование превращается в компонентный бизнес без выделенного поставщика: два производителя ПЛИС, один производитель GPU, продвигающий альтернативу, и ни одной рыночной ASIC. Переговорная сила остаётся у производителя QPU, который выбирает код.

Перспективы и открытые вопросы

Фальсифицируемо (12–24 месяца): подтвердить, если Kookaburra будет поставлен и память на gross-коде будет декодирована в реальном времени до конца 2027 г.; понизить, если к тому же сроку Relay-BP не обработает ни одного аппаратного синдрома. В лучшем случае к 2029 г.: декодирование класса Relay-BP внутри стека IBM Starling с продемонстрированной задержкой. В худшем случае: оборудование под gross-код продолжает сдвигаться, а установленную базу забирают декодеры на GPU или на паросочетании. Открытые вопросы: задержка на уровне 99.9-го процентиля, а не среднее; выживает ли точность при утечке и коррелированных всплесках; построит ли кто-нибудь декодерную ASIC. За чем следить: поставка Kookaburra, любое декодирование живого синдрома, первая гистограмма задержки.

Литература
  1. [48] T. Maurer et al., “Real-time decoding of the gross code memory with FPGAs,” arXiv:2510.21600, Oct. 2025. [D]
  2. [65] DARPA, “Stage B selection,” Nov. 6, 2025. [Online]. Available: https://www.darpa.mil/research/programs/quantum-benchmarking-initiative/stage-b-selection [G]
  3. [72] IBM, “Quantum Roadmap.” [Online]. Available: https://www.ibm.com/roadmaps/quantum/ [R]
  4. [109] E. Tham et al., “Breakeven demonstration of quantum low-density parity-check codes,” arXiv:2606.06455, Jun. 2026. [D]
  5. [238] A. B. Ziad et al., “Local clustering decoder as a fast and adaptive hardware decoder for the surface code,” Nat. Commun., vol. 16, no. 1, Art. no. 11048, Dec. 2025, doi: 10.1038/s41467-025-66773-x. [D]
  6. [248] S. Bravyi et al., “High-threshold and low-overhead fault-tolerant quantum memory,” Nature, vol. 627, no. 8005, pp. 778–782, Mar. 2024, doi: 10.1038/s41586-024-07107-7. arXiv:2308.07915. [D]
  7. [659] Qblox; Riverlane, “Qblox and Riverlane Demonstrate Integration Enabling Real-Time Quantum Error Correction,” PR Newswire, Mar. 17, 2026. [Online]. Available: https://www.prnewswire.com/news-releases/qblox-and-riverlane-demonstrate-integration-enabling-real-time-quantum-error-correction-302716254.html [C]
  8. [661] Riverlane, “Riverlane raises $75 million to meet surging global demand for quantum error correction technology,” Aug. 6, 2024. [Online]. Available: https://www.riverlane.com/press-release/riverlane-raises-75-million-to-meet-surging-global-demand-for-quantum-error-correction-technology [C]
  9. [734] T. Müller et al., “Improved belief propagation is sufficient for real-time decoding of quantum memory,” arXiv:2506.01779, Jun. 2025. [D]
  10. [735] Altera, “Altera Closes Silver Lake Investment to Become World's Largest Pure-play FPGA Solutions Provider,” Sep. 15, 2025. [Online]. Available: https://www.altera.com/newsroom/news/press-release/altera-silver-lake [G]
  11. [736] A. Woodie, “IBM Touts Affordable Quantum Error Correction on AMD FPGAs,” HPCwire, Oct. 28, 2025. [Online]. Available: https://www.hpcwire.com/2025/10/28/ibm-touts-affordable-quantum-error-correction-on-amd-fpgas/ [P]