IBM Quantum Loon
IBM Quantum Loon
פרופיל המרשם — הגרסה של המכונה לארכיטקטורה שלה (שדות המרשם באנגלית)
סוג הקיוביט: fixed-frequency transmon
מנגנון השער: tunable couplers
קישוריות: c-couplers giving up to degree 6 - a Tanner-graph connectivity testbed, not a regular lattice
בקרה: room-temperature RF
מיקום הבקרה: room-temp
קריאה: dispersive; integrated qubit reset gadgets
ראיה לשער: אין נתון שפורסם
קודים: gross
דגלים: לא פורסמו שיעורי שגיאה
טכנולוגיות לפי שכבה — התא של המכונה בכל שכבה
| 1 נושא הקיוביט | |
| 2 קידוד | קיוביט פיזי חשוף (ללא קידוד) · ראשית ◌ 🔎 bare transmon two-level subspace; no encoding beyond the physical qubit |
| 3 מנגנון השער | |
| 4 קישוריות והובלה | מצמדים לטווח ארוך על השבב (מצמדי c, בסדר גודל של mm) · ראשית ▥ §Building our fault-tolerant architecture (6-way qubit connections; physically longer couplers; more routing layers) ✅ c-couplers: long-range on-chip couplers giving up to degree 6, as [[144,12,12]] needs; Tanner-graph connectivity testbed, not a regular lattice (Nov 2025) |
| 5 בקרה | אלקטרוניקה בטמפרטורת החדר + כבל קואקסיאלי/כבל גמיש לכל קיוביט · ראשית ▨ 🔎 room-temperature RF control |
| 6 קריאה | איפוס קיוביט מהיר בלתי מותנה / דיסיפטיבי · ראשית ▥ §Building our fault-tolerant architecture (reset gadgets that quickly reset the qubit to the ground state) ✅ integrated on-chip qubit reset gadgets alongside dispersive readout (Nov 2025) קריאה דיספרסיבית במיקרוגל (+TWPA, מסנן פרסל) · חלופית ▨ 🔎 dispersive readout; integrated qubit reset gadgets |
| 7 קוד | קודי qLDPC לא-מקומיים (bivariate bicycle, "gross") · חלופית ▥ §Building our fault-tolerant architecture (key components needed to implement our qLDPC codes) ✅ not run; target code is [[144,12,12]] gross qLDPC, whose degree-6 connectivity the chip provides; feeds Kookaburra — none — אין דבר בשכבה זו ▥ §Building our fault-tolerant architecture (proof-of-concept processor for qLDPC components; 'almost out of fabrication') ✅ no QEC run as of Sep 2026; component testbed proving all key processor components for fault tolerance on one die |
| 8 מפענח | Relay-BP ל-qLDPC (FPGA) · חלופית ▣ Fig. 2 (Relay-BP FPGA decoder architecture); Fig. 5 (XCVU19P floorplan); §4 🔎 not run on Loon; target Relay-BP for [[144,12,12]] on AMD VU19P FPGA, <1 µs per cycle, on stored syndromes only |
| 9 חיבור בין-מודולי | — none — אין דבר בשכבה זו ▥ §Building our fault-tolerant architecture (extra routing layers on the chip surface; longer on-chip couplers) ✅ monolithic single die, no inter-module link; long couplers cross via multi-layer routing + TSV-style vertical interconnect on-chip |
| 10 ייצור | ליתוגרפיה של קיוביטים מוליכי-על (צמתי Al/AlOx/Al, חיווט Nb, 300 mm) · ראשית ▥ Fig. ('IBM researcher holding a 300mm IBM Quantum Loon wafer'); §Building our fault-tolerant architecture ✅ 300 mm; multiple high-quality low-loss routing layers + TSV-style vertical interconnect so long couplers cross without interference |
רשומות סטנדרטיות
דרגת קישוריות → 6 neighbours · best (on-chip c-couplers)
exactly what [[144,12,12]] needs · Nov 2025 · מקור
ראיות: ✅ 7 / 13