Majorana 1

Raveh Neeman

doi:10.5281/zenodo.22674814

Microsoft · טופולוגי · שנוי במחלוקת (19 Feb 2025 (Nature parity paper; disputed in Nature Matters Arising, 24 Jun 2026)) · מספר הקיוביטים לא פורסם · גישה: במעבדה בלבד

ארכיטקטורה: טופולוגי — טטרון (מיורנה) · פתח במפה

פרופיל המרשם — הגרסה של המכונה לארכיטקטורה שלה (שדות המרשם באנגלית)

סוג הקיוביט: Majorana parity in an InAs-Al (M1) / InAs-Pb (M2) gate-defined nanowire tetron

מנגנון השער: measurement-based braiding by sequences of parity measurements - nothing demonstrated; node status X

קישוריות: tetron lattice (intent)

בקרה: baseband gate voltages

מיקום הבקרה: baseband

קריאה: rf quantum-capacitance interferometric parity readout: ~1% assignment error, SNR 1 in 3.6 us; X-measurement lifetime ~1000x shorter than Z (the readout figures are not in either cited page)

ראיה לשער: אין נתון שפורסם

קודים: ladder

דגלים: שנוי במחלוקת, אינו קיוביט

טכנולוגיות לפי שכבה — התא של המכונה בכל שכבה

1 נושא הקיוביט	זוגיות מיורנה (טטרון InAs–Pb) · ראשית ▣ Fig. 1 (device design for interferometric parity measurement); Fig. 2b (electron micrograph) ✅ Majorana parity in InAs–Al (M1) / InAs–Pb (M2) nanowire tetron; CONTESTED; measured: parity of one wire of one tetron
2 קידוד	קידוד בזוגיות פרמיונית (טטרון) · ראשית ▣ Fig. 2 (single-qubit tetron gate schematic with measurement loops); §II.B Device design ✅ joint fermion parity of two Majorana wires (tetron); no X-direction measurement on Majorana 2; no machine-specific encoding source
3 מנגנון השער	שער מיורנה מבוסס-מדידה · ראשית ▣ Fig. 3 (measurement sequence = braid of MZMs 1,2); §III Measurement-based braiding transformations ✅ measurement-based braiding by parity-measurement sequences; node status X: no qubit, 2Q operation, braiding or gate demonstrated
4 קישוריות והובלה	סריג סטטי של שכנים קרובים · ראשית ▣ Fig. 6 (gate schematic of 4×2 tetron array, columns joined by double-rail quantum dots); Fig. 4 🔎 tetron lattice — architectural intent; no multi-tetron device measured
5 בקרה	בקרה חשמלית בפס בסיס (ספינים, מיורנה) · ראשית ▤ §Device design and setup; Fig. 3 caption (VWP1 gate voltage and B∥ operating point) ✅ baseband gate voltages
6 קריאה	קריאת זוגיות בקיבול קוונטי rf · ראשית ▣ Fig. 1 (TQDI dispersive gate-sensing loop); Fig. 3 (parity measurement A1); Fig. 4 (simulated CQ) ✅ rf quantum-capacitance interferometric parity readout: ~1% assignment error, SNR 1 in 3.6 µs; X lifetime ~1000× shorter than Z (2025); figures from Atlas ro_qcap, not this page
7 קוד	— (פער אטלס: ∅G-pathcode) · ראשית ▣ Fig. 7 (ZZ measurement circuit, ladder code); Fig. 9 (4.8.8 Hastings–Haah / 3-aux surface code); §IV ✅ empty L7 on topo architecture; MS 4D geometric codes [[96,6,8]] need all-to-all, not a tetron lattice; honeycomb_floquet is the natural fit and not on the topo architecture
8 מפענח	— none — אין דבר בשכבה זו ▨ 🔎 no decoder; empty L8 slot on the topo architecture
9 חיבור בין-מודולי	— none — אין דבר בשכבה זו ◌ 🔎 no interconnect; empty L9 slot on the topo architecture
10 ייצור	הטרו-מבנים III-V ב-MBE (תילי InAs–Pb, מקורות מנקודות קוונטיות) · ראשית ▣ Fig. 2a (material-stack cross-section of the gate-defined superconducting nanowire) ✅ in-house III-V MBE heterostructure growth (InAs–Al); no external replication of the material stack; the 2026 InAs–Pb stack raises the superconductor's own gap (≈1.3 meV vs 295 µeV) and the induced gap (≈570 vs 129 µeV) about fourfold, the top-quintile topological gap only about twofold (~70 vs ~30 µeV) — arXiv:2606.03884; PRB 107, 245423

רשומות סטנדרטיות

שגיאת SPAM → 0.01 · best (parity assignment error)

single-wire parity only · Feb 2025 · מקור

ראיות: ✅ 7 / 10

תמונות

כל תמונה מלווה בתיאור של מה שהיא מראה ובשורת הקרדיט שלה.

Fig. 2 — Figure 2: Gate schematic of the single-qubit device with measurement loops indicated. The single-qubit device shown functionally in the left-most pa… — A drawn gate schematic, not a photograph: two views of a 'tetron' qubit made of two parallel topological nanowires joined by a superconducting backbone, with Majorana zero modes numbered 1–4 at the wire ends and surrounding gate electrodes. It is Figure 2 of "Roadmap to fault tolerant quantum computation using topological qubit arrays" by Aasen, Aghaee, Alam and co-authors. The black loops show how gates connect pairs of Majorana modes through quantum dots to measure their joint parity (XX or ZZ), the basic operation of a measurement-based topological qubit. “Fig. 2 — Figure 2: Gate schematic of the single-qubit device with measurement loops indicated. The single-qubit device shown functionally in the left-most panel of Fig. ” by David Aasen et al., arxiv.org/abs/2502.12252, CC BY 4.0 (creativecommons.org/licenses/by/4.0/)